[tint][ir] Rename shiftl -> shl, shiftr -> shr
The rest of the binary ops are 3 characters or fewer, and in my
experience 'shl' and 'shr' are far more common abbreviations.
Change-Id: I1edb0eb1971177940726ba818e3c7cb5836f512e
Reviewed-on: https://dawn-review.googlesource.com/c/dawn/+/168220
Commit-Queue: Ben Clayton <bclayton@google.com>
Reviewed-by: James Price <jrprice@google.com>
Kokoro: Kokoro <noreply+kokoro@google.com>
diff --git a/src/tint/lang/core/ir/disassembler.cc b/src/tint/lang/core/ir/disassembler.cc
index 728004c..9292f50 100644
--- a/src/tint/lang/core/ir/disassembler.cc
+++ b/src/tint/lang/core/ir/disassembler.cc
@@ -847,10 +847,10 @@
out_ << "gte";
break;
case BinaryOp::kShiftLeft:
- out_ << "shiftl";
+ out_ << "shl";
break;
case BinaryOp::kShiftRight:
- out_ << "shiftr";
+ out_ << "shr";
break;
}
out_ << " ";
diff --git a/src/tint/lang/core/ir/transform/binary_polyfill_test.cc b/src/tint/lang/core/ir/transform/binary_polyfill_test.cc
index 81e4272..2d0ae9f 100644
--- a/src/tint/lang/core/ir/transform/binary_polyfill_test.cc
+++ b/src/tint/lang/core/ir/transform/binary_polyfill_test.cc
@@ -67,7 +67,7 @@
auto* src = R"(
%foo = func(%lhs:i32, %rhs:i32):i32 -> %b1 {
%b1 = block {
- %result:i32 = shiftl %lhs, %rhs
+ %result:i32 = shl %lhs, %rhs
ret %result
}
}
@@ -87,7 +87,7 @@
auto* src = R"(
%foo = func(%lhs:i32, %rhs:i32):i32 -> %b1 {
%b1 = block {
- %result:i32 = shiftr %lhs, %rhs
+ %result:i32 = shr %lhs, %rhs
ret %result
}
}
@@ -107,7 +107,7 @@
auto* src = R"(
%foo = func(%lhs:i32, %rhs:i32):i32 -> %b1 {
%b1 = block {
- %result:i32 = shiftl %lhs, %rhs
+ %result:i32 = shl %lhs, %rhs
ret %result
}
}
@@ -116,7 +116,7 @@
%foo = func(%lhs:i32, %rhs:i32):i32 -> %b1 {
%b1 = block {
%4:i32 = and %rhs, 31u
- %result:i32 = shiftl %lhs, %4
+ %result:i32 = shl %lhs, %4
ret %result
}
}
@@ -135,7 +135,7 @@
auto* src = R"(
%foo = func(%lhs:u32, %rhs:u32):u32 -> %b1 {
%b1 = block {
- %result:u32 = shiftl %lhs, %rhs
+ %result:u32 = shl %lhs, %rhs
ret %result
}
}
@@ -144,7 +144,7 @@
%foo = func(%lhs:u32, %rhs:u32):u32 -> %b1 {
%b1 = block {
%4:u32 = and %rhs, 31u
- %result:u32 = shiftl %lhs, %4
+ %result:u32 = shl %lhs, %4
ret %result
}
}
@@ -163,7 +163,7 @@
auto* src = R"(
%foo = func(%lhs:vec2<i32>, %rhs:vec2<i32>):vec2<i32> -> %b1 {
%b1 = block {
- %result:vec2<i32> = shiftl %lhs, %rhs
+ %result:vec2<i32> = shl %lhs, %rhs
ret %result
}
}
@@ -172,7 +172,7 @@
%foo = func(%lhs:vec2<i32>, %rhs:vec2<i32>):vec2<i32> -> %b1 {
%b1 = block {
%4:vec2<i32> = and %rhs, vec2<u32>(31u)
- %result:vec2<i32> = shiftl %lhs, %4
+ %result:vec2<i32> = shl %lhs, %4
ret %result
}
}
@@ -191,7 +191,7 @@
auto* src = R"(
%foo = func(%lhs:vec3<u32>, %rhs:vec3<u32>):vec3<u32> -> %b1 {
%b1 = block {
- %result:vec3<u32> = shiftl %lhs, %rhs
+ %result:vec3<u32> = shl %lhs, %rhs
ret %result
}
}
@@ -200,7 +200,7 @@
%foo = func(%lhs:vec3<u32>, %rhs:vec3<u32>):vec3<u32> -> %b1 {
%b1 = block {
%4:vec3<u32> = and %rhs, vec3<u32>(31u)
- %result:vec3<u32> = shiftl %lhs, %4
+ %result:vec3<u32> = shl %lhs, %4
ret %result
}
}
@@ -219,7 +219,7 @@
auto* src = R"(
%foo = func(%lhs:i32, %rhs:i32):i32 -> %b1 {
%b1 = block {
- %result:i32 = shiftr %lhs, %rhs
+ %result:i32 = shr %lhs, %rhs
ret %result
}
}
@@ -228,7 +228,7 @@
%foo = func(%lhs:i32, %rhs:i32):i32 -> %b1 {
%b1 = block {
%4:i32 = and %rhs, 31u
- %result:i32 = shiftr %lhs, %4
+ %result:i32 = shr %lhs, %4
ret %result
}
}
@@ -247,7 +247,7 @@
auto* src = R"(
%foo = func(%lhs:u32, %rhs:u32):u32 -> %b1 {
%b1 = block {
- %result:u32 = shiftr %lhs, %rhs
+ %result:u32 = shr %lhs, %rhs
ret %result
}
}
@@ -256,7 +256,7 @@
%foo = func(%lhs:u32, %rhs:u32):u32 -> %b1 {
%b1 = block {
%4:u32 = and %rhs, 31u
- %result:u32 = shiftr %lhs, %4
+ %result:u32 = shr %lhs, %4
ret %result
}
}
@@ -275,7 +275,7 @@
auto* src = R"(
%foo = func(%lhs:vec2<i32>, %rhs:vec2<i32>):vec2<i32> -> %b1 {
%b1 = block {
- %result:vec2<i32> = shiftr %lhs, %rhs
+ %result:vec2<i32> = shr %lhs, %rhs
ret %result
}
}
@@ -284,7 +284,7 @@
%foo = func(%lhs:vec2<i32>, %rhs:vec2<i32>):vec2<i32> -> %b1 {
%b1 = block {
%4:vec2<i32> = and %rhs, vec2<u32>(31u)
- %result:vec2<i32> = shiftr %lhs, %4
+ %result:vec2<i32> = shr %lhs, %4
ret %result
}
}
@@ -303,7 +303,7 @@
auto* src = R"(
%foo = func(%lhs:vec3<u32>, %rhs:vec3<u32>):vec3<u32> -> %b1 {
%b1 = block {
- %result:vec3<u32> = shiftr %lhs, %rhs
+ %result:vec3<u32> = shr %lhs, %rhs
ret %result
}
}
@@ -312,7 +312,7 @@
%foo = func(%lhs:vec3<u32>, %rhs:vec3<u32>):vec3<u32> -> %b1 {
%b1 = block {
%4:vec3<u32> = and %rhs, vec3<u32>(31u)
- %result:vec3<u32> = shiftr %lhs, %4
+ %result:vec3<u32> = shr %lhs, %4
ret %result
}
}
diff --git a/src/tint/lang/core/ir/transform/builtin_polyfill_test.cc b/src/tint/lang/core/ir/transform/builtin_polyfill_test.cc
index 39e1168..63b015e 100644
--- a/src/tint/lang/core/ir/transform/builtin_polyfill_test.cc
+++ b/src/tint/lang/core/ir/transform/builtin_polyfill_test.cc
@@ -223,16 +223,16 @@
%b1 = block {
%3:bool = lte %arg, 65535u
%4:u32 = select 0u, 16u, %3
- %5:u32 = shiftl %arg, %4
+ %5:u32 = shl %arg, %4
%6:bool = lte %5, 16777215u
%7:u32 = select 0u, 8u, %6
- %8:u32 = shiftl %5, %7
+ %8:u32 = shl %5, %7
%9:bool = lte %8, 268435455u
%10:u32 = select 0u, 4u, %9
- %11:u32 = shiftl %8, %10
+ %11:u32 = shl %8, %10
%12:bool = lte %11, 1073741823u
%13:u32 = select 0u, 2u, %12
- %14:u32 = shiftl %11, %13
+ %14:u32 = shl %11, %13
%15:bool = lte %14, 2147483647u
%16:u32 = select 0u, 1u, %15
%17:bool = eq %14, 0u
@@ -272,16 +272,16 @@
%3:u32 = bitcast %arg
%4:bool = lte %3, 65535u
%5:u32 = select 0u, 16u, %4
- %6:u32 = shiftl %3, %5
+ %6:u32 = shl %3, %5
%7:bool = lte %6, 16777215u
%8:u32 = select 0u, 8u, %7
- %9:u32 = shiftl %6, %8
+ %9:u32 = shl %6, %8
%10:bool = lte %9, 268435455u
%11:u32 = select 0u, 4u, %10
- %12:u32 = shiftl %9, %11
+ %12:u32 = shl %9, %11
%13:bool = lte %12, 1073741823u
%14:u32 = select 0u, 2u, %13
- %15:u32 = shiftl %12, %14
+ %15:u32 = shl %12, %14
%16:bool = lte %15, 2147483647u
%17:u32 = select 0u, 1u, %16
%18:bool = eq %15, 0u
@@ -321,16 +321,16 @@
%b1 = block {
%3:vec2<bool> = lte %arg, vec2<u32>(65535u)
%4:vec2<u32> = select vec2<u32>(0u), vec2<u32>(16u), %3
- %5:vec2<u32> = shiftl %arg, %4
+ %5:vec2<u32> = shl %arg, %4
%6:vec2<bool> = lte %5, vec2<u32>(16777215u)
%7:vec2<u32> = select vec2<u32>(0u), vec2<u32>(8u), %6
- %8:vec2<u32> = shiftl %5, %7
+ %8:vec2<u32> = shl %5, %7
%9:vec2<bool> = lte %8, vec2<u32>(268435455u)
%10:vec2<u32> = select vec2<u32>(0u), vec2<u32>(4u), %9
- %11:vec2<u32> = shiftl %8, %10
+ %11:vec2<u32> = shl %8, %10
%12:vec2<bool> = lte %11, vec2<u32>(1073741823u)
%13:vec2<u32> = select vec2<u32>(0u), vec2<u32>(2u), %12
- %14:vec2<u32> = shiftl %11, %13
+ %14:vec2<u32> = shl %11, %13
%15:vec2<bool> = lte %14, vec2<u32>(2147483647u)
%16:vec2<u32> = select vec2<u32>(0u), vec2<u32>(1u), %15
%17:vec2<bool> = eq %14, vec2<u32>(0u)
@@ -370,16 +370,16 @@
%3:vec4<u32> = bitcast %arg
%4:vec4<bool> = lte %3, vec4<u32>(65535u)
%5:vec4<u32> = select vec4<u32>(0u), vec4<u32>(16u), %4
- %6:vec4<u32> = shiftl %3, %5
+ %6:vec4<u32> = shl %3, %5
%7:vec4<bool> = lte %6, vec4<u32>(16777215u)
%8:vec4<u32> = select vec4<u32>(0u), vec4<u32>(8u), %7
- %9:vec4<u32> = shiftl %6, %8
+ %9:vec4<u32> = shl %6, %8
%10:vec4<bool> = lte %9, vec4<u32>(268435455u)
%11:vec4<u32> = select vec4<u32>(0u), vec4<u32>(4u), %10
- %12:vec4<u32> = shiftl %9, %11
+ %12:vec4<u32> = shl %9, %11
%13:vec4<bool> = lte %12, vec4<u32>(1073741823u)
%14:vec4<u32> = select vec4<u32>(0u), vec4<u32>(2u), %13
- %15:vec4<u32> = shiftl %12, %14
+ %15:vec4<u32> = shl %12, %14
%16:vec4<bool> = lte %15, vec4<u32>(2147483647u)
%17:vec4<u32> = select vec4<u32>(0u), vec4<u32>(1u), %16
%18:vec4<bool> = eq %15, vec4<u32>(0u)
@@ -440,19 +440,19 @@
%3:u32 = and %arg, 65535u
%4:bool = eq %3, 0u
%5:u32 = select 0u, 16u, %4
- %6:u32 = shiftr %arg, %5
+ %6:u32 = shr %arg, %5
%7:u32 = and %6, 255u
%8:bool = eq %7, 0u
%9:u32 = select 0u, 8u, %8
- %10:u32 = shiftr %6, %9
+ %10:u32 = shr %6, %9
%11:u32 = and %10, 15u
%12:bool = eq %11, 0u
%13:u32 = select 0u, 4u, %12
- %14:u32 = shiftr %10, %13
+ %14:u32 = shr %10, %13
%15:u32 = and %14, 3u
%16:bool = eq %15, 0u
%17:u32 = select 0u, 2u, %16
- %18:u32 = shiftr %14, %17
+ %18:u32 = shr %14, %17
%19:u32 = and %18, 1u
%20:bool = eq %19, 0u
%21:u32 = select 0u, 1u, %20
@@ -493,19 +493,19 @@
%4:u32 = and %3, 65535u
%5:bool = eq %4, 0u
%6:u32 = select 0u, 16u, %5
- %7:u32 = shiftr %3, %6
+ %7:u32 = shr %3, %6
%8:u32 = and %7, 255u
%9:bool = eq %8, 0u
%10:u32 = select 0u, 8u, %9
- %11:u32 = shiftr %7, %10
+ %11:u32 = shr %7, %10
%12:u32 = and %11, 15u
%13:bool = eq %12, 0u
%14:u32 = select 0u, 4u, %13
- %15:u32 = shiftr %11, %14
+ %15:u32 = shr %11, %14
%16:u32 = and %15, 3u
%17:bool = eq %16, 0u
%18:u32 = select 0u, 2u, %17
- %19:u32 = shiftr %15, %18
+ %19:u32 = shr %15, %18
%20:u32 = and %19, 1u
%21:bool = eq %20, 0u
%22:u32 = select 0u, 1u, %21
@@ -546,19 +546,19 @@
%3:vec2<u32> = and %arg, vec2<u32>(65535u)
%4:vec2<bool> = eq %3, vec2<u32>(0u)
%5:vec2<u32> = select vec2<u32>(0u), vec2<u32>(16u), %4
- %6:vec2<u32> = shiftr %arg, %5
+ %6:vec2<u32> = shr %arg, %5
%7:vec2<u32> = and %6, vec2<u32>(255u)
%8:vec2<bool> = eq %7, vec2<u32>(0u)
%9:vec2<u32> = select vec2<u32>(0u), vec2<u32>(8u), %8
- %10:vec2<u32> = shiftr %6, %9
+ %10:vec2<u32> = shr %6, %9
%11:vec2<u32> = and %10, vec2<u32>(15u)
%12:vec2<bool> = eq %11, vec2<u32>(0u)
%13:vec2<u32> = select vec2<u32>(0u), vec2<u32>(4u), %12
- %14:vec2<u32> = shiftr %10, %13
+ %14:vec2<u32> = shr %10, %13
%15:vec2<u32> = and %14, vec2<u32>(3u)
%16:vec2<bool> = eq %15, vec2<u32>(0u)
%17:vec2<u32> = select vec2<u32>(0u), vec2<u32>(2u), %16
- %18:vec2<u32> = shiftr %14, %17
+ %18:vec2<u32> = shr %14, %17
%19:vec2<u32> = and %18, vec2<u32>(1u)
%20:vec2<bool> = eq %19, vec2<u32>(0u)
%21:vec2<u32> = select vec2<u32>(0u), vec2<u32>(1u), %20
@@ -787,19 +787,19 @@
%3:u32 = and %arg, 4294901760u
%4:bool = eq %3, 0u
%5:u32 = select 16u, 0u, %4
- %6:u32 = shiftr %arg, %5
+ %6:u32 = shr %arg, %5
%7:u32 = and %6, 65280u
%8:bool = eq %7, 0u
%9:u32 = select 8u, 0u, %8
- %10:u32 = shiftr %6, %9
+ %10:u32 = shr %6, %9
%11:u32 = and %10, 240u
%12:bool = eq %11, 0u
%13:u32 = select 4u, 0u, %12
- %14:u32 = shiftr %10, %13
+ %14:u32 = shr %10, %13
%15:u32 = and %14, 12u
%16:bool = eq %15, 0u
%17:u32 = select 2u, 0u, %16
- %18:u32 = shiftr %14, %17
+ %18:u32 = shr %14, %17
%19:u32 = and %18, 2u
%20:bool = eq %19, 0u
%21:u32 = select 1u, 0u, %20
@@ -842,19 +842,19 @@
%7:u32 = and %6, 4294901760u
%8:bool = eq %7, 0u
%9:u32 = select 16u, 0u, %8
- %10:u32 = shiftr %6, %9
+ %10:u32 = shr %6, %9
%11:u32 = and %10, 65280u
%12:bool = eq %11, 0u
%13:u32 = select 8u, 0u, %12
- %14:u32 = shiftr %10, %13
+ %14:u32 = shr %10, %13
%15:u32 = and %14, 240u
%16:bool = eq %15, 0u
%17:u32 = select 4u, 0u, %16
- %18:u32 = shiftr %14, %17
+ %18:u32 = shr %14, %17
%19:u32 = and %18, 12u
%20:bool = eq %19, 0u
%21:u32 = select 2u, 0u, %20
- %22:u32 = shiftr %18, %21
+ %22:u32 = shr %18, %21
%23:u32 = and %22, 2u
%24:bool = eq %23, 0u
%25:u32 = select 1u, 0u, %24
@@ -894,19 +894,19 @@
%3:vec2<u32> = and %arg, vec2<u32>(4294901760u)
%4:vec2<bool> = eq %3, vec2<u32>(0u)
%5:vec2<u32> = select vec2<u32>(16u), vec2<u32>(0u), %4
- %6:vec2<u32> = shiftr %arg, %5
+ %6:vec2<u32> = shr %arg, %5
%7:vec2<u32> = and %6, vec2<u32>(65280u)
%8:vec2<bool> = eq %7, vec2<u32>(0u)
%9:vec2<u32> = select vec2<u32>(8u), vec2<u32>(0u), %8
- %10:vec2<u32> = shiftr %6, %9
+ %10:vec2<u32> = shr %6, %9
%11:vec2<u32> = and %10, vec2<u32>(240u)
%12:vec2<bool> = eq %11, vec2<u32>(0u)
%13:vec2<u32> = select vec2<u32>(4u), vec2<u32>(0u), %12
- %14:vec2<u32> = shiftr %10, %13
+ %14:vec2<u32> = shr %10, %13
%15:vec2<u32> = and %14, vec2<u32>(12u)
%16:vec2<bool> = eq %15, vec2<u32>(0u)
%17:vec2<u32> = select vec2<u32>(2u), vec2<u32>(0u), %16
- %18:vec2<u32> = shiftr %14, %17
+ %18:vec2<u32> = shr %14, %17
%19:vec2<u32> = and %18, vec2<u32>(2u)
%20:vec2<bool> = eq %19, vec2<u32>(0u)
%21:vec2<u32> = select vec2<u32>(1u), vec2<u32>(0u), %20
@@ -949,19 +949,19 @@
%7:vec4<u32> = and %6, vec4<u32>(4294901760u)
%8:vec4<bool> = eq %7, vec4<u32>(0u)
%9:vec4<u32> = select vec4<u32>(16u), vec4<u32>(0u), %8
- %10:vec4<u32> = shiftr %6, %9
+ %10:vec4<u32> = shr %6, %9
%11:vec4<u32> = and %10, vec4<u32>(65280u)
%12:vec4<bool> = eq %11, vec4<u32>(0u)
%13:vec4<u32> = select vec4<u32>(8u), vec4<u32>(0u), %12
- %14:vec4<u32> = shiftr %10, %13
+ %14:vec4<u32> = shr %10, %13
%15:vec4<u32> = and %14, vec4<u32>(240u)
%16:vec4<bool> = eq %15, vec4<u32>(0u)
%17:vec4<u32> = select vec4<u32>(4u), vec4<u32>(0u), %16
- %18:vec4<u32> = shiftr %14, %17
+ %18:vec4<u32> = shr %14, %17
%19:vec4<u32> = and %18, vec4<u32>(12u)
%20:vec4<bool> = eq %19, vec4<u32>(0u)
%21:vec4<u32> = select vec4<u32>(2u), vec4<u32>(0u), %20
- %22:vec4<u32> = shiftr %18, %21
+ %22:vec4<u32> = shr %18, %21
%23:vec4<u32> = and %22, vec4<u32>(2u)
%24:vec4<bool> = eq %23, vec4<u32>(0u)
%25:vec4<u32> = select vec4<u32>(1u), vec4<u32>(0u), %24
@@ -1021,19 +1021,19 @@
%3:u32 = and %arg, 65535u
%4:bool = eq %3, 0u
%5:u32 = select 0u, 16u, %4
- %6:u32 = shiftr %arg, %5
+ %6:u32 = shr %arg, %5
%7:u32 = and %6, 255u
%8:bool = eq %7, 0u
%9:u32 = select 0u, 8u, %8
- %10:u32 = shiftr %6, %9
+ %10:u32 = shr %6, %9
%11:u32 = and %10, 15u
%12:bool = eq %11, 0u
%13:u32 = select 0u, 4u, %12
- %14:u32 = shiftr %10, %13
+ %14:u32 = shr %10, %13
%15:u32 = and %14, 3u
%16:bool = eq %15, 0u
%17:u32 = select 0u, 2u, %16
- %18:u32 = shiftr %14, %17
+ %18:u32 = shr %14, %17
%19:u32 = and %18, 1u
%20:bool = eq %19, 0u
%21:u32 = select 0u, 1u, %20
@@ -1073,19 +1073,19 @@
%4:u32 = and %3, 65535u
%5:bool = eq %4, 0u
%6:u32 = select 0u, 16u, %5
- %7:u32 = shiftr %3, %6
+ %7:u32 = shr %3, %6
%8:u32 = and %7, 255u
%9:bool = eq %8, 0u
%10:u32 = select 0u, 8u, %9
- %11:u32 = shiftr %7, %10
+ %11:u32 = shr %7, %10
%12:u32 = and %11, 15u
%13:bool = eq %12, 0u
%14:u32 = select 0u, 4u, %13
- %15:u32 = shiftr %11, %14
+ %15:u32 = shr %11, %14
%16:u32 = and %15, 3u
%17:bool = eq %16, 0u
%18:u32 = select 0u, 2u, %17
- %19:u32 = shiftr %15, %18
+ %19:u32 = shr %15, %18
%20:u32 = and %19, 1u
%21:bool = eq %20, 0u
%22:u32 = select 0u, 1u, %21
@@ -1125,19 +1125,19 @@
%3:vec2<u32> = and %arg, vec2<u32>(65535u)
%4:vec2<bool> = eq %3, vec2<u32>(0u)
%5:vec2<u32> = select vec2<u32>(0u), vec2<u32>(16u), %4
- %6:vec2<u32> = shiftr %arg, %5
+ %6:vec2<u32> = shr %arg, %5
%7:vec2<u32> = and %6, vec2<u32>(255u)
%8:vec2<bool> = eq %7, vec2<u32>(0u)
%9:vec2<u32> = select vec2<u32>(0u), vec2<u32>(8u), %8
- %10:vec2<u32> = shiftr %6, %9
+ %10:vec2<u32> = shr %6, %9
%11:vec2<u32> = and %10, vec2<u32>(15u)
%12:vec2<bool> = eq %11, vec2<u32>(0u)
%13:vec2<u32> = select vec2<u32>(0u), vec2<u32>(4u), %12
- %14:vec2<u32> = shiftr %10, %13
+ %14:vec2<u32> = shr %10, %13
%15:vec2<u32> = and %14, vec2<u32>(3u)
%16:vec2<bool> = eq %15, vec2<u32>(0u)
%17:vec2<u32> = select vec2<u32>(0u), vec2<u32>(2u), %16
- %18:vec2<u32> = shiftr %14, %17
+ %18:vec2<u32> = shr %14, %17
%19:vec2<u32> = and %18, vec2<u32>(1u)
%20:vec2<bool> = eq %19, vec2<u32>(0u)
%21:vec2<u32> = select vec2<u32>(0u), vec2<u32>(1u), %20
@@ -1177,19 +1177,19 @@
%4:vec4<u32> = and %3, vec4<u32>(65535u)
%5:vec4<bool> = eq %4, vec4<u32>(0u)
%6:vec4<u32> = select vec4<u32>(0u), vec4<u32>(16u), %5
- %7:vec4<u32> = shiftr %3, %6
+ %7:vec4<u32> = shr %3, %6
%8:vec4<u32> = and %7, vec4<u32>(255u)
%9:vec4<bool> = eq %8, vec4<u32>(0u)
%10:vec4<u32> = select vec4<u32>(0u), vec4<u32>(8u), %9
- %11:vec4<u32> = shiftr %7, %10
+ %11:vec4<u32> = shr %7, %10
%12:vec4<u32> = and %11, vec4<u32>(15u)
%13:vec4<bool> = eq %12, vec4<u32>(0u)
%14:vec4<u32> = select vec4<u32>(0u), vec4<u32>(4u), %13
- %15:vec4<u32> = shiftr %11, %14
+ %15:vec4<u32> = shr %11, %14
%16:vec4<u32> = and %15, vec4<u32>(3u)
%17:vec4<bool> = eq %16, vec4<u32>(0u)
%18:vec4<u32> = select vec4<u32>(0u), vec4<u32>(2u), %17
- %19:vec4<u32> = shiftr %15, %18
+ %19:vec4<u32> = shr %15, %18
%20:vec4<u32> = and %19, vec4<u32>(1u)
%21:vec4<bool> = eq %20, vec4<u32>(0u)
%22:vec4<u32> = select vec4<u32>(0u), vec4<u32>(1u), %21
@@ -1432,7 +1432,7 @@
%3:vec4<u32> = construct 0u, 8u, 16u, 24u
%4:vec4<i32> = construct 255i
%5:vec4<i32> = and %arg, %4
- %6:vec4<i32> = shiftl %5, %3
+ %6:vec4<i32> = shl %5, %3
%7:vec4<u32> = convert %6
%8:vec4<u32> = construct 1u
%result:u32 = dot %7, %8
@@ -1467,7 +1467,7 @@
%3:vec4<u32> = construct 0u, 8u, 16u, 24u
%4:vec4<u32> = construct 255u
%5:vec4<u32> = and %arg, %4
- %6:vec4<u32> = shiftl %5, %3
+ %6:vec4<u32> = shl %5, %3
%7:vec4<u32> = construct 1u
%result:u32 = dot %6, %7
ret %result
diff --git a/src/tint/lang/core/ir/transform/multiplanar_external_texture_test.cc b/src/tint/lang/core/ir/transform/multiplanar_external_texture_test.cc
index 5e2336a..bdecc75 100644
--- a/src/tint/lang/core/ir/transform/multiplanar_external_texture_test.cc
+++ b/src/tint/lang/core/ir/transform/multiplanar_external_texture_test.cc
@@ -344,7 +344,7 @@
%b5 = block { # false
%24:vec4<f32> = textureLoad %plane_0, %coords_1, 0u
%25:f32 = access %24, 0u
- %26:vec2<u32> = shiftr %coords_1, vec2<u32>(1u)
+ %26:vec2<u32> = shr %coords_1, vec2<u32>(1u)
%27:vec4<f32> = textureLoad %plane_1, %26, 0u
%28:vec2<f32> = swizzle %27, xy
%29:vec4<f32> = construct %25, %28, 1.0f
@@ -489,7 +489,7 @@
%b5 = block { # false
%25:vec4<f32> = textureLoad %plane_0, %coords_1, 0u
%26:f32 = access %25, 0u
- %27:vec2<u32> = shiftr %coords_1, vec2<u32>(1u)
+ %27:vec2<u32> = shr %coords_1, vec2<u32>(1u)
%28:vec4<f32> = textureLoad %plane_1, %27, 0u
%29:vec2<f32> = swizzle %28, xy
%30:vec4<f32> = construct %26, %29, 1.0f
@@ -1224,7 +1224,7 @@
%b5 = block { # false
%38:vec4<f32> = textureLoad %plane_0, %coords_1, 0u
%39:f32 = access %38, 0u
- %40:vec2<u32> = shiftr %coords_1, vec2<u32>(1u)
+ %40:vec2<u32> = shr %coords_1, vec2<u32>(1u)
%41:vec4<f32> = textureLoad %plane_1, %40, 0u
%42:vec2<f32> = swizzle %41, xy
%43:vec4<f32> = construct %39, %42, 1.0f
diff --git a/src/tint/lang/wgsl/reader/program_to_ir/binary_test.cc b/src/tint/lang/wgsl/reader/program_to_ir/binary_test.cc
index d6a64175..9903836 100644
--- a/src/tint/lang/wgsl/reader/program_to_ir/binary_test.cc
+++ b/src/tint/lang/wgsl/reader/program_to_ir/binary_test.cc
@@ -694,7 +694,7 @@
%test_function = @compute @workgroup_size(1, 1, 1) func():void -> %b2 {
%b2 = block {
%3:u32 = call %my_func
- %4:u32 = shiftl %3, 4u
+ %4:u32 = shl %3, 4u
%tint_symbol:u32 = let %4
ret
}
@@ -717,7 +717,7 @@
%test_function = @compute @workgroup_size(1, 1, 1) func():void -> %b2 {
%b2 = block {
%3:u32 = load %v1
- %4:u32 = shiftl %3, 1u
+ %4:u32 = shl %3, 1u
store %v1, %4
ret
}
@@ -741,7 +741,7 @@
%test_function = @compute @workgroup_size(1, 1, 1) func():void -> %b2 {
%b2 = block {
%3:u32 = call %my_func
- %4:u32 = shiftr %3, 4u
+ %4:u32 = shr %3, 4u
%tint_symbol:u32 = let %4
ret
}
@@ -764,7 +764,7 @@
%test_function = @compute @workgroup_size(1, 1, 1) func():void -> %b2 {
%b2 = block {
%3:u32 = load %v1
- %4:u32 = shiftr %3, 1u
+ %4:u32 = shr %3, 1u
store %v1, %4
ret
}
